VHDL implementacija FFTa za obradu audio signala

Mautner, Marijan

Master's thesis / Diplomski rad

2018

Degree Grantor / Ustanova koja je dodijelila akademski / stručni stupanj: Josip Juraj Strossmayer University of Osijek, Faculty of Electrical Engineering, Computer Science and Information Technology Osijek / Sveučilište Josipa Jurja Strossmayera u Osijeku, Fakultet elektrotehnike, računarstva i informacijskih tehnologija Osijek

Permanent link / Trajna poveznica: https://urn.nsk.hr/urn:nbn:hr:200:186133

Rights / Prava: In copyright

Download date / Datum preuzimanja: 2021-04-25

Repository / Repozitorij:

Faculty of Electrical Engineering, Computer Science and Information Technology Osijek
SVEUČILIŠTE JOSIPA JURJA STROSSMAYERA U OSIJEKU
FAKULTET ELEKTROTEHNIKE, RAČUNARSTVA I
INFORMACIJSKIH TEHNOLOGIJA OSIJEK

Sveučilišni studij

VHDL IMPLEMENTACIJA FFT-A ZA OBRADU AUDIO
SIGNALA

Diplomski rad

Marijan Mautner

Osijek, 2018.
Imenovanje Povjerenstva za obranu diplomskog rada

<table>
<thead>
<tr>
<th>Ime i prezime studenta:</th>
<th>Marijan Mautner</th>
</tr>
</thead>
<tbody>
<tr>
<td>Studij, smjer:</td>
<td>Diplomski sveučilišni studij Računarstvo</td>
</tr>
<tr>
<td>OIB studenta:</td>
<td>26882945416</td>
</tr>
<tr>
<td>Mentor:</td>
<td>Doc.dr.sc. Tonislav Matić</td>
</tr>
<tr>
<td>Sumentor:</td>
<td>Leon Šneler</td>
</tr>
<tr>
<td>Sumentor iz tvrtke:</td>
<td></td>
</tr>
<tr>
<td>Predsjednik Povjerenstva:</td>
<td>Doc.dr.sc. Ivan Aleksi</td>
</tr>
<tr>
<td>Član Povjerenstva:</td>
<td>Dr.sc. Ivan Vidović</td>
</tr>
</tbody>
</table>

Naslov diplomskog rada: VHDL implementacija FFTa za obradu audio signala

Znanstvena grana rada: Arhitektura računalnih sustava (zn. polje računarstvo)


Prijedlog ocjene pismenog dijela ispita (diplomskog rada): Vrlo dobar (4)

Kratko obrazloženje ocjene prema Kriterijima za ocjenjivanje završnih i diplomskih radova:
- Primjena znanja stečenih na fakultetu: 3 bod/boda
- Postignuti rezultati u odnosu na složenost zadatka: 2 bod/boda
- Jasnoća pismenog izražavanja: 2 bod/boda
- Razina samostalnosti: 2 razina

Datum prijedloga ocjene mentora: 13.05.2018.

Potpis mentora za predaju konačne verzije rada u Studentsku službu pri završetku studija:

<table>
<thead>
<tr>
<th>Potpis:</th>
</tr>
</thead>
<tbody>
<tr>
<td>Datum:</td>
</tr>
</tbody>
</table>

Odober za završne i diplomske ispite
IZJAVA O ORIGINALNOSTI RADA

Osijek, 01.06.2018.

<table>
<thead>
<tr>
<th>Ime i prezime studenta:</th>
<th>Marijan Mautner</th>
</tr>
</thead>
<tbody>
<tr>
<td>Studij:</td>
<td>Diplomski sveučilišni studij Računarstvo</td>
</tr>
<tr>
<td>Ephorus podudaranje [%]:</td>
<td>4%</td>
</tr>
</tbody>
</table>

Ovom izjavom izjavljujem da je rad pod nazvom: **VHDL implementacija FFTa za obradu audio signala**

izrađen pod vodstvom mentora Doc.dr.sc. Tomislav Matić

i sumentora Leon Šneler

moj vlastiti rad i prema mom najboljem znanju ne sadrži prethodno objavljene ili neobjavljene pisane materijale drugih osoba, osim onih koji su izričito priznati najavljenim literature i drugih izvora informacija. Izjavljujem da je intelektualni sadržaj navedenog rada proizvod mog vlastitog rada, osim u onom dijelu za koji mi je bila potrebna pomoć mentora, sumentora i drugih osoba, a što je izričito navedeno u radu.

Potpis studenta:
Sadržaj

1. UVOD .......................................................................................................................... 1
   1.1. Zadatak diplomskog rada .................................................................................... 1

2. FOURIEROVA TRANSFORMACIJA .............................................................................. 2
   2.1. Definicija Fourierove transformacije ................................................................. 2
   2.2. Diskretna Fourierova transformacija (DFT) ....................................................... 3
   2.3. Brza Fourierova transformacija (FFT) ................................................................. 4
       2.3.1 Decimacija u vremenu (DIT) ......................................................................... 4

3. PRIMIJENJENE TEHNOLOGIJE ..................................................................................... 9
   3.1. FPGA ......................................................................................................................... 9
   3.2. VHDL ......................................................................................................................... 11
   3.3. ModelSim simulacijsko okruženje ................................................................... 12
   3.4. Vivado Design Suite ............................................................................................ 12
   3.5. Zybo razvojni sustav ............................................................................................ 13

4. IMPLEMENTACIJA ....................................................................................................... 15
   4.1. ZYNQ-7000 ............................................................................................................ 15
   4.2. Procesorski sustav (PS) ....................................................................................... 16
       4.2.1 AMBA AXI 4 ..................................................................................................... 16
   4.3. Programabilna logika (PL) ................................................................................ 18
       4.3.1 Brojevni sustav ................................................................................................ 18
       4.3.2 Princip rada implementiranog sustava ............................................................ 19
       4.3.3 Blok RAM ........................................................................................................ 21
       4.3.4 DSP čelije ........................................................................................................ 21
       4.3.5 CORDIC .......................................................................................................... 22
       4.3.6 Upis podataka ................................................................................................ 23
       4.3.7 Implementacija algoritma decimacije u vremenu (DIT) ................................. 24
       4.3.8 Izračun apsolutne vrijednosti ...................................................................... 26
       4.3.9 Ispis podataka ................................................................................................ 29

5. TESTIRANJE I REZULTATI .......................................................................................... 30
   5.1. Generirani testovi ................................................................................................... 30
   5.2. Matlab rezultati ..................................................................................................... 32
   5.3. Rezultati sustava .................................................................................................... 33
1. UVOD

Fourierova transformacija često se koristi u analizi signala. Zbog velikih računalnih zahtjeva transformaciju je teško izvoditi u realnom vremenu. U radu je demonstrirana implementacija brze Fourierove transformacije u FPGA tehnologiji kako bi se algoritam sklopovski ubrzao. Objašnjene su osnovne korištene metode iz područja digitalne obrade signala. Prikazane su prilagodbe algoritma kako bi se implementirao u FPGA tehnologiji i objašnjene sve kreirane komponente i izvršene operacije. Predstavljene su mane i prednosti implementiranog dizajna. Objašnjeno je korišteno sklopovlje. Izvedena su mjerenja točnosti i brzine rada implementiranog sustava te su uspoređena s točnošću i brzinom obrade osobnog računala koristeći MATLAB programski paket.

U drugom poglavlju dano je teoretsko objašnjenje Fourierove transformacije i napravljen je izvod brze Fourierove transformacije. U trećem poglavlju objašnjene su korištene tehnologije i alati. Implementacija dizajna objašnjena je u četvrtom poglavlju. Testiranje i rezultati implementiranog sustava obrađuju se u petom poglavlju.

1.1. Zadatak diplomskog rada

U diplomskom radu potrebno je implementirati VHDL modul za FFT obradu audio signala. Ispitati ograničenja implementacije na AXI sabirnici.
2. FOURIEROVA TRANSFORMACIJA

2.1. Definicija Fourierove transformacije


Ovisno o vrsti signala nad kojim se vrši transformacija postoji više izvedenica, odnosno posebnih oblika Fourierove transformacije. Osnovni oblici su:

- **Fourierova transformacija** – za aperiodične kontinuirane signale
- **Fourierova serija** – za periodične kontinuirane signale
- **diskretna vremenska Fourierova transformacija (DTFT)** – za aperiodične diskretnе signale
- **diskretna Fourierova transformacija (DFT)** – za periodične diskretnе signale.

Na slici 2.1 prikazano je rastavljanje signala na više sinusnih i kosinusnih signala. Rastavljanjem signala određuju se amplitudne vrijednosti pojedinih sinusnih signala. Na ovaj način izvedena je frekvencijska analiza signala. Fourierova transformacija često se primjenjuje u tehničkim znanostima pri rješavanju nekih vrsta parcijalnih
diferencijalnih jednadžbi, u teoriji signala (radiofrekvencijska spektralna analiza), obradi slike itd. [1].

Fourierova transformacija temelji se na Fourierovom integralu:

\[ f(x) = \frac{1}{2\pi} \int_{-\infty}^{\infty} e^{ixz} \int_{-\infty}^{\infty} f(u)e^{-izu}du \]  \hspace{1cm} (2-1)

Za postojanje integrala (2-1) dovoljna su dva uvjeta:

1. funkcija \( f \) je apsolutno integrabilna na \( \mathbb{R} \)
2. funkcija \( f \) je apsolutno integrabilna u svakom konačnom intervalu.

Integral pod (2-1) može se rastaviti na dva dijela [1]:

\[ F(z) = \int_{-\infty}^{\infty} f(u)e^{-izu}du \]  \hspace{1cm} (2-2)

\[ f(x) = \frac{1}{2\pi} \int_{-\infty}^{\infty} F(z)e^{izu}dz \]  \hspace{1cm} (2-3)

Funkcija \( F \) u (2-2) predstavlja Fourierovu transformaciju funkcije \( f \), a integral pod (2-3) predstavlja inverznu Fourierovu transformaciju. U tehničkim znanostima integrali (2-2) i (2-3) označavaju se na sljedeći način [1]:

\[ F(\omega) = \int_{-\infty}^{\infty} f(t)e^{-j\omega t}dt \]  \hspace{1cm} (2-4)

\[ f(t) = \frac{1}{2\pi} \int_{-\infty}^{\infty} F(\omega)e^{j\omega t}d\omega \]  \hspace{1cm} (2-5)

2.2. Diskretna Fourierova transformacija (DFT)

Diskretna Fourierova transformacija izvedenica je Fourierove transformacije za diskretne, konačne signale.

Fourierovu transformaciju, koristeći izraz (2-2), za neke funkcije nije moguće odrediti, također neke su funkcije određene diskretnim vrijednostima, npr. mjerenje određene fizikalne veličine u pravilnim vremenskim intervalima. Za ove je funkcije Fourierova transformacija određena samo u danim diskretnim intervalima i predstavlja aproksimaciju izraza (2-2) [2].

DFT predstavlja aproksimaciju funkcije \( \mathcal{F}[f] \) i najčešće se primjenjuje kada je funkciju nemoguće riješiti koristeći izraz (2-2). Funkcija se aproksimira nad intervalom \( a, b \) tako da se uzorkuje konačni broj puta \( N \) u jednakim razmacima (ako je nezavisna varijabla vrijeme \( t \), funkcija se
uzorkuje konačni broj puta u jednakim vremenskim razmacima $\Delta t$ da bi se dobio niz vrijednosti \\
\[ t_0 = a < t_1 < \cdots < t_{N-1} = b \quad t_k = a + k\Delta t, \Delta t = \frac{b-a}{N-1}, k = 0,1,2,\ldots,N-1 \] (2-6)
Aproksimacija funkcije $F[f(t)]$ dana je izrazom (2-7), označava se $F_D[f(t_k)] = F_D(n)$ i predstavlja diskretnu Fourierovu transformaciju.

\[ F_D[f(n)] = \sum_{k=0}^{N-1} f(t_k) e^{-\frac{i\pi n k}{N}}, n \in \mathbb{Z} \] (2-7)

Ako pretpostavimo da je $f$ definiran nad konačnim skupom $f=\{f(0), f(1),\ldots,f(N-1)\}$ izraz (2-7) može se pisati:

\[ F_D[f(n)] = \sum_{k=0}^{N-1} f(k) e^{-\frac{i\pi n k}{N}}, n \in \mathbb{Z}_N \] (2-8)

2.3. Brza Fourierova transformacija (FFT)

Brza Fourierova transformacija (engl. Fast Fourier transform) jedan je od algoritama za izračunavanje diskretnih Fourierovih transformacija. Ovaj algoritam jedan je od najbržih poznatih algoritama za izračunavanje DFT-a koristeći računalo i upravo je to razlog njegova korištenja u ovom radu. Primjenom transformacije nad signalom otkrivaju se harmonici od kojih se signal sastoji [1]. Efikasno računanje DFT-a postiže se dekompozicijom računanja u manje DFT izračune. Algoritam u kojemu se dekompozicija temelji na dekompoziciji niza naziva se decimacija u vremenu (engl. Decimation-in-time algorithms-DIT) [1], [2].

Primjenom FFT-a na niz od $n$ brojeva smanjuje se kompleksnost DFT izračuna. Broj množenja (ako je broj elemenata $N=2m$) smanjuje se sa $N^2$ na $Nm/2$, a broj zbrajanja sa $N(N-1)$ na $N^*m$ zbrajanja [2].

2.3.1 Decimacija u vremenu (DIT)

Signal u vremenskoj domeni koji sadrži $N$ uzoraka rastavlja se na $N$ signala koji sadrže jedan uzorak [1]. Postupak se temelji na iskorišćavanju simetričnosti i periodičnosti kompleksnog eksponenta faktora $W_N^{kn} = e^{-j\frac{2\pi n}{N}k}$. Niz se rastavlju u više koraka tako što se grupiraju parni i neparni uzorci. Veličina nizova korištenih u algoritmu potencije su broja 2. Postupak rastavljanja signala od 8 uzoraka prikazan je na slici 2.2.
Zapisom indeksa originalnog niza i konačnog niza u binarnom sustavu vidljivo je kako su indeksi konačnog niza rezultat čitanja indeksa originalnog niza s lijeva na desno. Ovaj postupak naziva se preokretanje bitova (engl. *Bit reversal*). Preokretanje bitova koristi se kao metoda reorganiziranja ulaznog niza prije početka izračuna. Primjer za četiri indeksa prikazan je u tablici 2.1 [1].

**Tablica 2.1: Primjer preokretanja bitova.**

<table>
<thead>
<tr>
<th>Indeks originalnog niza baza 10</th>
<th>Indeks originalnog niza baza 2</th>
<th>Indeks konačnog niza baza 2</th>
<th>Indeks konačnog niza baza 10</th>
</tr>
</thead>
<tbody>
<tr>
<td>1</td>
<td>001</td>
<td>→ 100</td>
<td>4</td>
</tr>
<tr>
<td>2</td>
<td>010</td>
<td>→ 010</td>
<td>2</td>
</tr>
<tr>
<td>3</td>
<td>011</td>
<td>→ 110</td>
<td>6</td>
</tr>
<tr>
<td>4</td>
<td>100</td>
<td>→ 001</td>
<td>1</td>
</tr>
</tbody>
</table>

Pojednostavljenjem izraza (2-4) dobiva se DFT izraz prikazan jednadžbom (2-9).

$$S(k) = \sum_{n=0}^{N-1} s(n)W_N^{kn}, k = 0, ..., N - 1$$  \hspace{1cm} (2-9)

Ulazni niz dijeli se na dva niza jednake duljine, parne ($s_0(m)$) i neparne uzorke ($s_1(m)$). Izrazi za navedene nizove dani su jednadžbom (2-10) [2].

$$m = 0 \ldots \frac{N}{2} - 1 : S_0(m) = s(2m), S_1(m) = s(2m + 1)$$ \hspace{1cm} (2-10)

Uvrštavanjem izraza (2-10) u DFT izraz prikazan jednadžbom (2-9), dobiva se izraz za izračun DFT-a podijeljen na sumu parnih i neparnih članova:

$$S(k) = \sum_{m=0}^{\frac{N}{2}-1} s(2m)W_N^{2mk} + W_N^{k} \sum_{m=0}^{\frac{N}{2}-1} s(2m + 1)W_N^{2mk} \hspace{1cm} k = 0 \ldots N - 1$$ \hspace{1cm} (2-11)
Izvedbom izraza (2-11) za indekse \( k = 0, \ldots, \frac{N}{2} - 1 \) te prilagodbom \( W \) faktora (\( W^k_N = W^{mk}_{\frac{N}{2}} \)) dobiva se izraz za prvu polovico \( S(k) \) niza [2]:

\[
S(k) = \sum_{m=0}^{\frac{N}{2}-1} s(2m)W^m_N + \sum_{m=0}^{\frac{N}{2}-1} s(2m + 1)W^{m+1}_N
\]

\[
= S_0(K) + W^K_N S_1(k), k = 0 \ldots \frac{N}{2} - 1
\]

Izvedbom izraza (2-11) za indekse \( S \left( k + \frac{N}{2} \right) \) te prilagodbom \( W \) faktora (prikazano izrazom (2-13)) dobiva se izraz za drugu polovicu \( S(k) \) niza [2].

\[
W^{2m}(k+\frac{N}{2}) = W^K_N, \quad W^{(2m+1)}(k+\frac{N}{2}) = -W^K_N
\]

\[
S \left( k + \frac{N}{2} \right) = \sum_{m=0}^{\frac{N}{2}-1} s(2m)W^m_N - \sum_{m=0}^{\frac{N}{2}-1} s(2m + 1)W^{m+1}_N
\]

\[
= S_0(K) - W^K_N S_1(k), k = 0 \ldots \frac{N}{2} - 1
\]

Izračun vrijednosti \( W \) faktora definiranih izrazom \( W^{kn}_N = e^{-j(\frac{2\pi}{N})^{kn}} \) izvršava se trigonometrijskim prikazom izraza. Na ovaj način dobivaju se realne i imaginarni vrijednosti \( W \) faktora. Način izračuna prikazan je jednadžbom (2-15).

\[
w^k_N^{\text{real}} = \cos \left( \frac{2\pi k}{N} \right), \quad w^k_N^{\text{img}} = \sin \left( \frac{2\pi k}{N} \right)
\]

Jednadžbama (2-12) i (2-14) izračun se svodi na dva DFT-a veličine \( N/2 \). Izračun se naziva RADIX-2. Nazvan po podjeli skupa na dva dijela, parne i neparne uzorke [3], [2]. Grafički prikaz izračuna s dvu \( N/2 \) DFT-a za 8 uzoraka prikazan je slikom 2.3.
Daljnjim rastavljanjem ulaznog niza metodom RADIX-2 dobivaju se DFT izračuni za dva uzorka. Jedan DFT izračun za dva uzorka prikazan je slikom 2.4. Zbog oblika grafičkog prikaza naziva se leptir (engl. Butterfly) [3].

Sl. 2.5: Grafički prikaz izračuna FFT-a za 8 uzoraka.

Sl. 2.6: Blok prikaz DIT izračuna za 8 uzoraka.
3. PRIMIJEJENJENE TEHNOLOGIJE

3.1. FPGA

FFT algoritam implementiran je u FPGA tehnologiji (engl. field-programmable gate array). FPGA spada u skupinu programabilnih logičkih sklopova koja se zasniva na međusobno povezanim integriranim krugovima (engl. Integrated circuit – IC) koji sadrže programabilne blokove. Programiranjem programabilnog dijela IC-ova, postiže se njihovo međusobno spajanje na fizičkoj razini u ovisnosti o željenoj funkciji. Programabilni logični sklop – CLB (engl. configurable logic block) osnovni je element FPGA tehnologije [4], [5].

Tehnologije sa sličnim funkcionalnostima uključuju programabilne logičke uređaje –PLD (engl. programmable logic device), kao CPLD tehnologija.

Kompleksni programabilni logički uređaji CPLD (engl. Complex programmable logic device) tehnologija je programabilnih logičkih uređaja. Unutrašnja arhitektura određena je proizvođačem te je moguće ograničeno funkcionalno konfiguriranje. Ne sadrži mnogo specijaliziranih IC-ova i memorije. Upotreba je ograničena manjom fleksibilnošću i nemogućnošću implementiranja kompleksnih funkcija [5].

ASIC tehnologija sadržava mnogo logičnih vrata te je moguće implementirati funkcije visoke kompleksnosti. Svaki ASIC IC proizveden je za specifičnu funkciju i nije ga moguće reprogramirati. Implementacija kompleksnih funkcija u ovoj tehnologiji nudi najbolje performanse, ali je njihova upotreba dodatno ograničena visokim troškovima dizajna i proizvodnje [5].

FPGA tehnologija nudi programabilnost, poput PLD-ova, te također mogućnost implementacije funkcija visoke kompleksnosti zbog velike količine različitih integriranih krugova poput ASIC-a.

CLB ćelija kao osnovni element FPGA-a uobičajeno se sastoji od ulazne četiribitne LUT jedinice –pregledne tablice (engl. Lookup table), D bistabila i multipleksora na izlazu. Blokovski prikaz pojednostavljenje CLB ćelije prikazan je na slici 3.1 [5].
Osnovna arhitektura FPGA sklopopvlja prikazana je slikom 3.2. Prikazane su CLB čelije povezane programabilnim međuvezama (matrice za prespajanje) i ulazno-izlazno sklopopvlje. Sklop također sadržava dodatne sabirnice koje ne prolaze serijski kroz CLB-ove, nego direktno povezuju različite elemente sustava kako bi se postiglo što manje kašnjenje signala [6].

FPGA tehnologija osamdesetih se godina prošloga stoljeća, kad se pojavljuje, koristila vrlo ograničeno. Najčešće se koristi samo kao međuveza između različitih sklopopvlja. Povećanjem kompleksnosti i pristupačnosti FPGA IC-ova, širi se i njihovo područje uporabe [6].
Današnja uporaba FPGA tehnologije moguća je u različitim područjima. Koristi se u izradi prototipova za implementaciju u ASIC sustavima. Povećanjem kompleksnosti FPGA-ova cjelokupni razvoj ASIC sustava moguće je obaviti na FPGA sustavima [5], [6].


Starije generacije FPGA-a uređaja postaju povoljnije i imaju mogućnost implementacije mekih procesora (engl. Soft processor). Meki procesori su HDL opisani procesori ili mikroupravljači implementirani u FPGA. Meki procesora imaju dovoljno računalne snage za sve više aplikacija i mogućnost rekonfiguriranja te se koriste umjesto tradicionalnih ugrađenih mikroupravljača [5].

Novije generacije FPGA uređaja imaju ugrađene mikroprocesore (engl. hard core) ili mikroupravljače kao odvojeno sklopovlje. nude više računalne snage i ne koriste FPGA resusre [5].

Korištenje FPGA-a za sklopovsko ubrzavanje programskih algoritama sve više se koristi u aplikacijama gdje je bitna brza obrada podataka, odnosno u području rekonfigurabilnog računarstva [5].

3.2. VHDL


Kao koncept nastaje iz potrebe za dokumentacijom ASIC dizajna. Razvijeni su simulatori koji bi simulirali rad ASIC dizajna. Kasnije se razvijaju sintetizatori VHDL koda koji omogućavaju implementaciju VHDL dizajna u sklopovlje. Većina sintakse za jezik posuđena je od programskog jezika Ada. VHDL standard je neovisan o proizvođačima FPGA sklopovlja te mu upotreba nije ovisna o željenoj implementacijskoj platformi, stoga je prenosiv i ponovno upotrebljiv. Za razliku od programskih jezika, VHDL se izvodi u potpunosti paralelno, jedino gdje je moguće slijedno izvođenje jest u procesima, procedurama i funkcijama [4], [5], [6].
Izvršavanjem sinteze sustava prvo se vrši sintetza VHDL koda. Sintetiziranje je proces u kojemu se zapis u VHDL jeziku konvertira u digitalnu shemu na sklopovskoj razini. Drugi je korak optimizacija dizajna. Zadnji je korak stvaranje stvarne implementacije iz sheme za specifično korišteno sklopovlje [4].

3.3. ModelSim simulacijsko okruženje

ModelSim simulacijsko je okruženje za HDL jezike poput VHDL-a i Veriloga. Služi za verifikaciju dizajna kroz izvođenje simulacija. Smatra se programom niže kompleksnosti i nije namijenjen za profesionalni rad. Ima ugrađen C debugger [4].

Simulacija se izvodi grafički, putem korisničkog sučelja ili preko automatiziranih skripti. Simulacijom je moguće promatrati stanja svih signala unutar HDL dizajna, što nije moguće ako je sustav implementiran u sklopovlje. Simulacija je najvažniji alat u verifikaciji dizajna, a u postupku je cilj pobuditi sva moguća stanja sustava. Kako bi se sustav što kvalitetnije testirao, testovi moraju biti prilagođeni dizajnu. Testovi su često pisani u jezicima koji imaju fleksibilniju sintaksu, kako bi pisanje kompleksnih testova bilo što jednostavnije, kao System Verilog. Za jednostavna testiranja koristit se i VHDL. Na slici 3.3 prikazan je izgled sučelja simulacije [4], [5].

![Sl. 3.3: Prikaz simulacije u ModelSim-u.](image)

3.4. Vivado Design Suite

Vivado Design Suite programski je paket razvijen od tvrtke Xilinx. Namijenjen je za dizajniranje i sintezu HDL dizajna. U radu je korišten nakon što su svi dijelovi HDL dizajna opširno testirani u ModelSim okruženju [7].
Vivado okruženje ima mogućnost grafičkog prikaza dizajna. Grafički prikaz dizajna temelji se na međusobnom spajanju IP-ova (engl. intellectual property). IP-ovi su zapakirane cjeline HDL dizajna. Mogu biti kreirane od strane korisnika ili od strane proizvođača. IP-ovi kreirani od strane proizvođača najčešće ne nude uvid u sam HDL dizajn u njima, a način korištenja opisan je dokumentacijom. Često nude iscrpne dokumentacije o korištenju, mogućnosti konfiguriranja i upotrebi sklopopskih resursa. U radu se koriste IP-ovi kreirani od proizvođača (Xilinx) kao i korisnički definirani IP-ovi. Vivado je novije razvojno okruženje tvrtke Xilinx, razvijeno kao zamjena za Xilinx ISE. Ima mogućnost rada sa Xilinx FPGA-ovima 7. generacije [7].

Mogućnosti koje nudi su:

- simulacija dizajna
- sinteza dizajna
- proračun vremena
- pregled RTL dizajna
- sinteza visoke razine.

3.5. Zybo razvojni sustav

U radu se koristi razvojna platforma Zybo ZYNQ 7000, razvijena od strane firme Digilent. Razvojna platforma sagrađena je oko ZYNQ SoC-a [8].

Razvojna platforma sadrži:

- ZYNQ XC7Z010-1CLG400C
- 512MB x32 DDR3
- HDMI port
- VGA port
- MicroSD port
- OTG USB 2.0
- audio ulaz/izlaz
- JTAG programiranje
- pretvornik UART na USB
- GPIO: 6 tipkala, 4 prekidača, 5 LE dioda
- šest Pmod portova.
Zybo razvojna platforma programira se preko USB 2.0 sučelja, preko kojega može biti i napajan. U potpunosti je kompatibilna s Vivado razvojnim okruženjem. Razvojni sustav prikazan je slikom 3.4, pojedini dijelovi razvojnog sustava objašnjeni su u tablici 3.1.

![Sl. 3.4: Zybo razvojna platforma.](image)

Tablica 3.1: Opis pojedinih komponenti Zybo razvojne platforme.

<table>
<thead>
<tr>
<th>Broj</th>
<th>Opis komponente</th>
<th>Broj</th>
<th>Opis komponente</th>
</tr>
</thead>
<tbody>
<tr>
<td>1</td>
<td>Izvor napajanja</td>
<td>9</td>
<td>DDR 3 memorija</td>
</tr>
<tr>
<td>2</td>
<td>Ethernet RJ45 priključak</td>
<td>10</td>
<td>Prekidači</td>
</tr>
<tr>
<td>3</td>
<td>HDMI</td>
<td>11</td>
<td>Pmod priključci</td>
</tr>
<tr>
<td>4</td>
<td>Čitač SD kartice</td>
<td>12</td>
<td>OTG USB 2.0</td>
</tr>
<tr>
<td>5</td>
<td>VGA</td>
<td>13</td>
<td>MIO tipkala</td>
</tr>
<tr>
<td>6</td>
<td>ZYNQ 7000 SoC</td>
<td>14</td>
<td>UART/JTAG USB priključak</td>
</tr>
<tr>
<td>7</td>
<td>Zvučni priključci</td>
<td>15</td>
<td>Prekidač napajanja</td>
</tr>
<tr>
<td>8</td>
<td>Tipkala</td>
<td>16</td>
<td>Prespojnik za odabir napajanja</td>
</tr>
</tbody>
</table>

Razvojno okruženje ima mogućnost rada s operacijskim sustavima. Operacijski sustav učitava se sa SD kartice. Postoji više Linux distribucija koje je moguće koristiti [8].

Razvojno okruženje sadrži USB/UART pretvornik. Dostupni su upravljački programi za PC. Sklopoplje i programska podrška omogućuju serijsku komunikaciju s računalom. Komunikacija se izvodi na brzini od 115200 baud-a, s jednim stop bitom, bez pariteta, duljina riječi je 8 bita [8].

Serijska komunikacija s ZINQ SoC-om izvodi se putem dvožičnog serijskog Tx/Rx porta. Razvojno okruženje sadrži dvije statusne LE diode koje signaliziraju protok podataka, jedna za Tx i jedna za Rx sučelje [8].
4. IMPLEMENTACIJA

4.1. ZYNQ-7000

ZYNQ-7000 je SoC (engl. system on chip), integriran sustav, razvijen od tvrtke Xilinx. Glavne dijelove čine procesorski sustav (PS) i programabilna logika (PL).

ZYNQ-7000 sastoji se od integriranog CPU podsustava (hard-core CPU) koji se također naziva jedinica za obradu aplikacija – APU (engl. Application Processing Unit), upravljača memorije, ulazno-izlazne periferije te centralnog sklopa za povezivanje.

Ugradnjom procesora u SoC s FPGA-om postiže se fleksibilnost sustava koja nije bila moguća s prije upotrebljavanim obitelji procesora s mekom jezgrom (engl. soft-core processor). Procesori s mekom jezgrom su u potpunosti implementirani u FPGA, odnosno dio su HDL dizajna. Ugrađeni hard-core procesori nude bolje performanse i ne koriste FPGA resurse [7].

Pojednostavljeni blokovski prikaz arhitekture ZYNQ SoC-a prikazan je na slici 4.1.

Sl. 4.1: Pojednostavljeni blok-prikaz ZYNQ-7000 SoC-a.
4.2. Procesorski sustav (PS)

Procesorski sustav može sadržavati dvojezgreni ili jednojezgreni procesor baziran na ARM Cortex-A9 procesorskom sustavu.

Osnovne karakteristike ugrađenog procesora:

- 2.5 DMIPS/MHz
- tri watchdog i jedan globalni tajmer
- *floating point* izračun jednostrukih i dvostrukih preciznosti
- 32 KB (L1) + 512 KB (L2) Cache
- integrirani boot ROM
- DDR3 i DDR 2 podrška
- ECC podrška
- Podrška za IEEE Std 802.3 i IEEE Std 1588 rev. 2.0
- DMA
- USB 2.0 OTG, CAN 2.0B Bus, SPI, UART, I2C
- 32x4 GPIO portova.

Procesorski sustav programira se pomoću Xilinx SDK okruženja, koristi se programski jezik C.

Adresiranjem registara AXI protokola ostvarena je komunikacija s programabilnom logikom. Procesor se koristi za učitavanje podataka za obradu, čitanje rezultata i mjerenje vremena potrebnog za obradu.

4.2.1 AMBA AXI 4

ZYNQ SoC kao sabirnicu za komunikaciju unutar integriranog sklopa koristi AMBA AXI 4 sabirnicu (engl. *Advanced Microcontroller Bus Architecture (AMBA)*, *Advanced Extensible Interface (AXI)*). Sabirnica je osmišljena 1996. godine kao rješenje za povezivanje funkcionalnih dijelova SoC sklopovlja koje sadrži ARM procesore. Godine 2013. izlazi peta iteracija protokola AMBA 5 CHI. Danas su protokoli temeljeni na različitim AMBA iteracijama standard u industriji ugrađenih računalnih sustava [7].
Vrste AMBA AXI 4 protokola:

- AXI4 – koristi se za povezivanje memorijskih mapa, pruža najbolje performanse od svih izvedenica AXI protokola. Podržava prijenos podataka u valovima. Maksimalnog kapaciteta do 256 podatkovnih riječi.
- AXI4 lite – jednostavnija je verzija AXI4 protokola, prenosi jedan po jedan podatak, svaki podatak je zasebno adresiran.
- AXI-Stream – koristi se za tok podataka, ne zahtijeva adresiranje svakog podatka nego samo početnu adresu i količinu podataka za prijenos.

AXI4 lite sadži 5 komunikacijskih kanala:

- kanal za čitanje adrese
- kanal za pisanje adrese
- kanal za čitanje podataka
- kanal za upis podataka
- kanal za validaciju upisa.

AXI4 lite protokol u radu se koristi za povezivanje procesorskog dijela s programabilnom logikom.

Na slici 4.3 prikazan je ciklus čitanja podatka. AXI master šalje adresu AXI slave-u nakon čega mu slave šalje podatke na traženoj adresi. Na slici 4.2 prikazan je proces upisa podataka od strane mastera [7].
4.3. Programabilna logika (PL)

Programabilna logika (PL) je FPGA dio ZYNQ SoC-a. Spajanje s procesorskim sustavom izvršava se preko AXI sabirnice. Za razvoj sustava implementiranog u PL-u korišteno je Vivado razvojno okruženje. U radu se koriste IP-ovi kreirani od proizvođača (Xilinx) kao i korisnički definirani IP-ovi.

4.3.1 Brojevni sustav

Postupak izračuna DFT-a korištenim algoritmom uključuje višestruka množenja i zbrajanja. U drugom poglavlju rada objašnjen je DIT algoritam u kojemu se koriste W faktori. Jednadžba (2-15) prikazuje način izračuna W koeficijenata. Vrijednosti W faktora racionalni su brojevi unutar intervala 0, 1. Zbog toga svojstva W faktora u izračunima se ne mogu koristiti samo cjelobrojne vrijednosti. FPGA ima mogućnost rada s brojevima s pomičnim zarezom (engl. floating point numbers), ali je upotreba ograničena zbog potrebe za specijaliziranim sklopovljem. U radu se koristi notacija racionalnih brojeva s nepomičnim zarezom (engl. fixed point) [9].

Brojevi s nepomičnim zarezom često nude manju preciznost i fleksibilnost od brojeva s pomičnom zarezom. Dizajner mora voditi računa o potrebnoj preciznosti i maksimalnoj vrijednosti rezultata. Izračuni koji uključuju brojeve s nepomičnim zarezom ne zahtijevaju posebnu vrstu sklopovlja kao s pomičnim zarezom [6]. U sklopovlje se implementiraju kao dva binarna broja spojena posebnom vezom te je njihovo izvođenje brže nego broja s pomičnim zarezom. Na slici 4.4 prikazana je reprezentacija racionalnog broja fiksnim zarezom.

U radu se koriste ulazni pozitivni podaci veličine 8 bita. Podaci se spremaju u vektor veličine 22 bita. Korištena veličina cjelobrojnog dijela vektora je 14 bita, veličina koja je potrebna kako bi se mogla spremiti najveća moguća vrijednost nakon obrade FFT algoritmom. Brojevima koji se

![AXI lite proces čitanje podataka](image-url)

Za prikaz svih podataka u sustavu pomoću brojeva s nepomičnim zarezom koristi se biblioteka `fixed_pkg`.

Biblioteka `fixed_pkg` sadrži specijalizirane funkcije za smanjivanje veličine binarnog zapisa. Ova ugrađena funkcionalnost koristi se u radu kako binarni zapis podataka ne bi postajao nepotrebno veći sa svakim množenjem i zbrajanjem. Biblioteka ima ugrađeno zaokruživanje brojeva.

**Sl. 4.4: Prikaz racionalnog broja zapisanog fiksnim zarezom.**

### 4.3.2 Princip rada implementiranog sustava

Implementacija FFT algoritma i izračuna apsolutne vrijednosti u radu je u potpunosti izvedena unutar FPGA-a dijela ZYNQ SoC-a. Procesorski sustav koristi se za predavanje podataka PL dijelu i čitanje iz PL dijela. Procesorski sustav slijedio šalje po 64 uzorka signala PL dijelu na obradu, čita rezultate obrade i sprema rezultate. Na ovaj način postignuto je skloponovsko ubrzanje algoritma brze Fourierove transformacije.

**Upis podataka** izvršava se preko AXI4 lite sučelja. Za potrebe upisa izrađen je poseban IP koji je implementiran u PL dijelu sustava. Za prijenos se koriste AXI4 lite `slave` registri. IP vrši prilagodbu podataka primljenih preko AXI protokola i upis podataka u BRAM.
**FFT algoritam** izvršava se nakon upisa podataka. Za potrebe obrade izrađen je poseban IP koji se spaja na BRAM-ove. Algoritam izračunava dvije po dvije vrijednosti te sve međurezultate i konačan rezultat upisuje u iste BRAM-ove.

**Apsolutna vrijednost i normiranje** uključuje se nakon izračuna FFT-a. Rezultati FFT algoritma kompleksni su brojevi te je za prikaz rezultata potrebno izračunati apsolutne vrijednosti kompleksnih rezultata te ih normirati. Za ovu svrhu izrađen je poseban IP koji izračunava jednu po jednu potrebnu vrijednost. IP je spojen na BRAM memoriju gdje i sprema sve rezultate.

**Ispis rezultata** izvršava se prijenosom rezultata iz BRAM memorije u procesorski sustav. Ispis se obavlja putem AXI4 lite sučelja. Za potrebe ispisa izrađen je poseban IP koji od procesorskog sustava prima adresu podatka te nakon toga šalje podatak procesorskom sustavu.

Osnovna stanja u kojima se sustav nalazi tijekom obrade prikazana su na slici 4.5.

![Diagram](image)

**Sl. 4.5: Osnovna stanja upravljačkog IP-a.**

Stanja prikazana slikom 4.5 stanja su izrađenog upravljačkog IP-a. Svi IP-ovi u sustavu spojeni su na upravljački IP koji upravljačkom sabirnicom uključuje pojedine IP-e, ovisno o stanju u kojemu se nalazi. Po završetku svojih zadataka svi IP-ovi šalju kontrolni signal upravljačkom IP-u.

Pojednostavljena blokovska shema sustava prikazana je slikom 4.6. Svaki blok u PL dijelu slike predstavlja implementirani IP u sustavu.
4.3.3 Blok RAM

Osnovne karakteristike blok RAM-a:

- dvokanalni način rada sa širinom porta do 76 bita
- programabilna FIFO logika
- ugrađeno sklopovlje za mogućnost provjere pogreške.

Svaki uređaj iz ZYNQ-7000 obitelji ima 755 dvokanalnih blok RAM-ova, svaki kapaciteta 36 Kb. Operacije čitanja i pisanja obavljaju se sinkrono, sve vrijednosti unesenih adresa kao i svih ostalih portova čuvaju se do iduće promjene. Ovakav pristup osigurava sigurniji prijenos podataka iako operacija čitanja zahtijeva više signala takta kako bi se ispravno izvršila [7].

U radu se koristi četiri Xilinx IP-a koji direktno koriste BRAM resurse sklopovlja.

4.3.4 DSP ćelije

Osnovne karakteristike:

- 25 množila dvojnih komplementata od 18 bita
- 25 x 48 bita akumulatori
• predzbrazala
• aritmetičko logična jedinica.

DSP-ovi se mogu koristiti za zbrajanja i množenja. Čelije DSP-ova koje su implementirane u sedmu generaciju Xilinx uređaja omogućuju visoku paralelizaciju obrade kao i visok signal takta sklopa. U radu se koriste za mnogobrojne operacije množenja kod FFT algoritma. Pojednostavljen blok-prikaz DSP48E1 čelije prikazan je na slici 4.7.

**Sl. 4.7: Pojednostavljeni blok-prikaz DSP48E1 čelije.**

### 4.3.5 CORDIC

CORDIC (engl. *COordinate Rotation DIgital Computer*) je algoritam primarno korišten za izračunavanje trigonometrijskih funkcija. Algoritam izvodi rotaciju vektora \((X, Y)\) za određeni kut te stvaranje novog vektora \((X', Y')\). Izraz za izračun novog vektora rotiranog za kut \(\Theta\) dan je izrazom [10]:

\[
\begin{align*}
X' &= Z_i(\cos(\Theta)X - \sin(\Theta)Y) \\
Y' &= Z_i(\cos(\Theta)Y + \sin(\Theta)X) \\
Z' &= \frac{1}{\prod_{i=1}^{n} \cos(\text{atan}(2^{-i}))}
\end{align*}
\]

Rotacija vektora izvodi se slijednim rotacijama za sve manji kut rotacije. Jednadžbom (4-2) dan je izraz za \(i\)-tu iteraciju gdje je \(i\) indeks iteracije koji ide od 0 do \(n\). Smjer rotacije označen je s \(\alpha_i\), te može imati vrijednost 1 ili -1 [10].

\[
\begin{align*}
x_{i+1} &= x_i - \alpha_i y_i 2^{-i} \\
y_{i+1} &= y_i + \alpha_i x_i 2^{-i} \\
\Theta_{i+1} &= \Theta_i + \alpha_i \text{atan}(2^{-i})
\end{align*}
\]
Rotacija vektora izvodi se tako da se $\alpha_i$ vrijednost postavi tako da kut $\Theta$ teži ka nuli. Rezultat je operacije skalirani vektor $Z_i * (X', Y')$ [10].

Iz jednadžbe (4-2) vidljivo je kako se za izračun $x$ i $y$ koordinata koristi jedino operacija zbrajanja i logičkog posmaka. Vrijednost koeficijenta $\alpha_i$ uvijek je pozitivna ($+1$) jer operacija određivanja korijena broja kao ulaz ima samo pozitivne brojeve. Operacije vezane za broj 2 obavljaju se logičkim posmakom. Vrijednosti $Z$ koeficijenata unaprijed su izračunate za različiti broj iteracija. Nakon $n$ iteracija dobivaju se vrijednosti $x_\alpha$ parametra koji se množi s odgovarajućim $Z$ koeficijentom kako bi se dobila vrijednost korijena broja [10].

4.3.6 Upis podataka


Točno primanje podataka osigurano je dodatnim validacijskim signalom. Validacijskom signalu zadaje se logičko stanje nula pri početku upisa procesorskog dijela u AXI registre te se po završetku upisa stavlja u logičko stanje jedan. Prijelaz validacijskog signala iz logičnog stanja nula u logično stanje jedan aktivira IP za upis podataka koji tada zaprima podatke, obrađuje ih i sprema u BRAM. Validacijski signal potreban je jer PL dio ZYNQ-a u manje ciklusa takta izvrši upis u BRAM-ove, nego što procesorski sustav može upisivati podatke u AXI registre.

Kako bi IP za upis podataka ostvario AXI komunikaciju zapakiran je u AXI IP. Pojednostavljeni blokovski prikaz upisa podataka putem AXI sučelja prikazana je na slici 4.8.

![Sl. 4.8: Pojednostavljeni blokovski prikaz IP-a za upis podataka.](image-url)
4.3.7 Implementacija algoritma decimacije u vremenu (DIT)

Nakon upisa podataka u BRAM-ove pokreće se DIT algoritam. FFT IP koristi 4 odvojena BRAM IP-a za pohranu vrijednosti. Kao što je prikazano na slici 4.9 korištena su dva BRAM-a za pohranjivanje vrijednosti izračuna (s realno, s img) i dva BRAM-a za spremanje vrijednosti W faktora. Vrijednosti W faktora unaprijed su izračunani koristeći izraz (2-15) i predefinirani u BRAM blokove. BRAM blokovi namijenjeni za rezultate koriste se za upis i ispis podataka, kao što je to naznačeno strelicama na slici 4.9. Na slici nije prikazan multiplekser koji je sastavni dio sustava.

Sl. 4.9 Pojednostavljeni blok-prikaz povezivanja FFT IP-a s BRAM-ovima.

Kreirani FFT IP sastoji se od upravljačkog dijela i dijela za izračun rezultata. Upravljački dio adresira podatke iz BRAM-ova, prosljeđuje zaprimljene podatke na obradu i sprema rezultate u BRAM-ove. Osnovna stanja automata upravljačkog dijela IP-a prikazana su slikom 4.10.

Automat se nalazi u „idle“ stanju dok se upisuju podaci u PL. Nakon što IP zaprimi aktivacijski signal automat prelazi u stanje „izračun adrese“. U stanju „izračun adrese“ adresiraju se dva podatka iz BRAM-a s realnim podacima i dva podatka iz BRAM-a s imaginarnim podacima. Također se adresiraju odgovarajući realni i imaginarni W faktori. Izračun se izvršava slijedno, računajući jedan rezultat leptir-dijagrama prikazanog slikom 2.4. Nakon izračuna automat sprema rezultate u BRAM-ove i vraća se u stanje „izračun adrese“ te se cijeli ciklus ponavlja. Nakon svih obavljenih izračuna automat odlazi u stanje „done“ te zatim u stanje „idle“ u kojemu ostaje do unosa novih podataka za obradu.
Izračun adresa radi se u ovisnosti o stupnju množenja i broju uzoraka. Označimo li stupanj množenja s $L$ definirani se koeficijenti:

\[ P = 0, \ldots, \frac{N}{2^L} - 1 \]
\[ i = 0, \ldots, 2^{L-1} - 1 \]  
(4-3)


\[ \text{Sl. 4.10: Prikaz stanja upravljačkog automata FFT IP-a.} \]

\[ \text{Sl. 4.11: Prikaz stanja } P \text{ i } i \text{ brojača u ovisnosti o stupnjevima množenja } L. \]
Koristeći izraz (4-3) kreirani su izrazi za adresiranje parnih (adresa$_1$) i neparnih (adresa$_2$) elemenata niza, kao i W faktora. Izraz za izračunavanje adresa u ovisnosti o stupnju množenja dan je izrazom (4-4).

\[
\begin{align*}
adresa_1 & = i + (P \times 2^L) \\
adresa_2 & = i + 2^{L-1} + (P \times 2^L) \\
adresa_W & = i \left( \frac{N}{2^L} \right) 
\end{align*}
\]

Dio IP-a za izvršavanje izračuna kreiran je iz jednadžbi (2-12) i (2-14) te predstavlja jedan leptir-dijagram, prikazan slikom 2.4. Kako bi se povećala efikasnost izračuna, način kodiranja prilagođen je korištenju DSP ćelija. Nakon primanja podataka od upravljačkog dijela svi podaci se spremaju lokalno. Kao što je vidljivo iz jednadžbi (2-12) i (2-14) u izračunu se koriste isti podaci, drugačije raspoređeni, za dobivanje različitih rezultata. Kako bi se podaci pripremili za izračun u DSP ćelijama, svi faktori u izračunu moraju biti odvojeno spremljeni. Rezultate izračuna također je potrebno lokalno spremiti te ih se ne smije direktno prosljeđivati upravljačkom dijelu. DSP ćelije moraju imati točno definirane, odvojene lokacije spremanja rezultata [6].

Rezultati izračuna kompleksni su brojevi te se izračun realnog i imaginarnog dijela radi odvojeno. Implementirani oblik jednadžbi (2-12) i (2-14) uz korištenje izraza (2-15) dan je izrazom (4-5).

\[
\begin{align*}
R_{1_{\text{real}}} & = s_{1_{\text{real}}} + (s_{2_{\text{real}}} \times w_{\text{real}} - s_{2_{\text{img}}} \times w_{\text{img}}) \\
R_{1_{\text{img}}} & = s_{1_{\text{img}}} + (s_{2_{\text{real}}} \times w_{\text{img}} + s_{2_{\text{img}}} \times w_{\text{real}}) \\
R_{2_{\text{real}}} & = s_{1_{\text{img}}} - (s_{2_{\text{real}}} \times w_{\text{real}} - s_{2_{\text{img}}} \times w_{\text{img}}) \\
R_{2_{\text{img}}} & = s_{1_{\text{img}}} - (s_{2_{\text{real}}} \times w_{\text{img}} + s_{2_{\text{img}}} \times w_{\text{real}})
\end{align*}
\]

Jednadžba (2-12) u kojoj je dan izraz za izračunavanje parnih elemenata niza rastavljena je na dva dijela. Izračun realnog dijela označen je kao $R_{1_{\text{real}}}$, a imaginarni $R_{1_{\text{img}}}$. Jednadžba (2-11) u kojoj je dan izraz za neparne elemente niza rastavljena je na isti način i prikazana oznakama $R_{2_{\text{real}}}$ i $R_{2_{\text{img}}}$.

4.3.8 Izračun apsolutne vrijednosti

Rezultati DIT algoritma kompleksni su brojevi te je za prikaz rezultata potrebno izračunati njihove apsolutne vrijednosti. Kao što je vidljivo na slici 4.6 izrađen je IP u kojemu je implementirano adresiranje podataka, potreban izračun te spremanje podataka u BRAM. Osnovni funkcionalni dijelovi implementiranog IP-a su upravljanje, priprema podataka za izračun i izračun apsolutne vrijednosti kompleksnog broja.
Upravljački dio IP-a izvršava adresiranje i primanje podataka iz BRAMA-a, predavanje podataka na obradu i upis rezultata u BRAM. Realni i imaginarni rezultati DIT algoritma moraju se kvadrirati i zbrojiti kako bi bili predani dijelu IP-a za računanje korijena. Nakon izračunavanja korijena rezultati se predaju nazad upravljačkom dijelu koji ih sprema u BRAM. Pojednostavljena blokovska struktura s istaknutim smjerovima toka podataka prikazana je na slici 4.12.

*Sl. 4.12: Pojednostavljeni blok-prikaz IP-a za izračun apsolutne vrijednosti.*

Operacije zbrajanja i kvadriranja koje se izvršavaju za pripremu korjenovanja prilagođene su upotrebi DSP ćelija. Zbog veličine podataka od 22 bita operacije bi zauzimale previše resursa te bi stvarale veliku latenciju u sustavu bez upotrebe DSP ćelija. Kako bi se operacija kvadriranja izvršila upotrebom DSP ćelija, ulazne podatke potrebno je duplicirati i posebno spremiti prije predaje na obradu DSP-u. Blokovski prikaz operacija množenja i zbrajanja prikazan je slikom 4.13 [1].
Za izračun vrijednosti korijena koristi se Xilinx CORDIC v6.0 IP podešen za računanje cjelobrojnih vrijednosti. Rezultati dobiveni kvadriranjem i zbrajanjem rezultata DIT-a zaokružuju se te se IP-u prosljeđuju cjelobrojne vrijednosti. IP ima mogućnost podešavanja veličine ulaznog vektora i broja ciklusa takta potrebnih za izračun. IP ima mogućnost povezivanja AXI-Stream protokolom, ali ta mogućnost nije korištena u radu.

Nakon izračuna vrijednosti korijena rezultate je potrebno normirati, odnosno podijeliti s brojem uzoraka, u ovom slučaju 64. Dijeljenje je implementirano logičkim posmakom.

4.3.9 Ispis podataka


![Diagram](image)

Sl. 4.15: Pojednostavljeni blokovski prikaz rada IP-a za ispis podataka.
5. TESTIRANJE I REZULTATI

5.1. Generirani testovi

Generirani testovi kombinacija su zbrajanja sinusnih signala. Signali su generirani u programskom paketu MATLAB.

Slika 5.1 prikazuje kod korišten za definiranje vremenskih i frekvencijskih vektora koji će biti korišteni za prikazivanje rezultata kao i za zadavanje broja uzoraka i izračun perioda. Najveća je frekvencija prikaza pola frekvencije uzorkovanja te je zbog toga frekvencijski vektor pola veličine vremenskog vektora [2].

**Linija | Kod**
--- | ---
1 | N=64; %Broj uzoraka
2 | T=1/N; %Period
3 | fs=64; %frekvencijski vektor
4 | t=(0:1:N-1); %Vrijeme
5 | t=t*T; %vremenski vektor
6 | f = fs*(0:(N/2))/N; % %frekvencijski vektor

*Sli. 5.1: Definiranje početnih vrijednosti.*

Korišteni kod za generiranje testnih signala prikazan je slikom 5.2. Signali su definirani u 8 bitnom pozitivnom formatu. Kako bi sinusni signali bili pozitivni, a zadržali svoj oblik dodana im je istosmjerna komponenta. Dodavanje istosmjerna komponenta potrebno je jer je sustav predviđen za ulazne pozitivne cijelobrojne podatke.

Oblik generiranih sinusnih signala prikazani su grafovima na slikama 5.3, 5.4 i 5.5.

**Linija | Kod**
--- | ---
1 | s1=uint8(100+25*sin(2*pi*2*t)+50*sin(2*pi*10*t)+50*sin(2*pi*16*t)+30*sin(2*pi*30*t));
2 | S2 =uint8(21 + 10*sin(2*pi*2*t)+5*sin(2*pi*13*t));
3 | S3=uint8(120+25*sin(2*pi*2*t)+38*sin(2*pi*11*t)+40*sin(2*pi*16*t)+34*sin(2*pi*30*t));

*Sli. 5.2: Testni signali.*
Sl. 5.3: Ulazni signal s1.

Sl. 5.4: Ulazni signal s2.

Sl. 5.5: Ulazni signal s3.
5.2. Matlab rezultati

Za potrebe testiranja razvijena je MATLAB skripta koja obavlja sve izračune implementirane u sustavu. Izračuni se vrše nad definiranim testnim signalima s1, s2 i s3.

Svi testni signali grupiraju se u jednu varijablu zbog lakšeg pisanja koda. Nakon što se izračuna FFT i apsolutna vrijednost podaci se normiraju i prilagođavaju za prikaz. Korišteni MATLAB kod prikazan je slikom 5.6.

<table>
<thead>
<tr>
<th>Linija</th>
<th>Kod</th>
<th>komentari</th>
</tr>
</thead>
<tbody>
<tr>
<td>1</td>
<td>s=[s1;s2;s3];</td>
<td>%broj signala</td>
</tr>
<tr>
<td>2</td>
<td>n=3;</td>
<td>%broj signala</td>
</tr>
<tr>
<td>3</td>
<td>for i = 1:n</td>
<td>%broj signala</td>
</tr>
<tr>
<td>4</td>
<td>y(i,:)=fft(s(i,:));</td>
<td>%FFT izračun</td>
</tr>
<tr>
<td>5</td>
<td>kor(i,:)=abs(y(i,:)/N);</td>
<td>%apsolutna vr. i normiranje</td>
</tr>
<tr>
<td>6</td>
<td>nor(i,:)=(kor(i,1:N/2 + 1));</td>
<td>%prosirenje za jedan uzorak</td>
</tr>
<tr>
<td>7</td>
<td>nor(i,2:end-1) = 2*nor(i,2:end-1);</td>
<td>%prosirenje za jedan uzorak</td>
</tr>
<tr>
<td>8</td>
<td>end</td>
<td>%prosirenje za jedan uzorak</td>
</tr>
</tbody>
</table>

Sl. 5.6: MATLAB kod za izračunavanje rezultata.

Rezultati obrade signala prikazani su na slikama 5.7 i 5.8. Na frekvencijskim karakteristikama svih signala jasno su vidljive pojedine frekvencijske komponente koje su zadane u signalima. Najveću amplitudu ima istosmjerna komponenta koja je dodana signalima kako bi bili pozitivnih iznosa.

Sl. 5.7: Prikaz frekvencijskog spektra testnog signala s1.
5.3. Rezultati sustava

5.3.1 Točnost obrada podataka

Nakon što su izgenerirani signali u MATLAB-u unose se u Xilinx SDK pomoću kojeg se programira procesorski sustav ZYNQ SoC-a.


Izračun postotne i apsolutne pogreške dan je izrazom (5-1).

\[
E_{\text{REL}} = \left| \frac{X_{\text{FPGA}} - X_{\text{MATLAB}}}{X_{\text{MATLAB}}} \right| \times 100
\]

\[
E_{\text{APS}} = |X_{\text{FPGA}} - X_{\text{MATLAB}}|
\]

Slika 5.9 prikazuje kod za izračun apsolutne i postotne greške.
Linija   Kod
1   error_aps(i,:) = abs((nor_matlab(i,:)) - nor_fpga(i,:));
3   error_pos(i,:) = (round(error_aps(i,:))./nor_matlab(i,:))*100;

Sl. 5.9: Kod korišten za izračun apsolutne i postotne greške.

Na slici 5.10 prikazani su rezultati MATLAB izračuna i FPGA izračuna. Vidljivo je veće odstupanje za signal s2. Generirani signal s2 manje je amplitude od signala s1 i s3 te je to razlog većeg odstupanja. Apsolutna vrijednost kompleksnih rezultata FFT-a računa se iz zaokružene vrijednosti zbroja kvadrata realnog i imaginarnog dijela broja. Postupak unosi veće pogreške za manje vrijednosti amplitude početnog signala.

![Frekvenčijski spektar signala s1](image1)

**a)**

![Frekvenčijski spektar signala s2](image2)

**b)**

![Frekvenčijski spektar signala s3](image3)

**c)**

Sl. 5.10: Usporedba rezultata, MATLAB i FPGA.
Na slici 5.11 prikazana je apsolutna pogreška implementiranog sustava s obzirom na MATLAB izračun. Izračun je implementacija izraza danog u (5-1). Na grafovima su vidljive manje pogreške koje nastaju kao rezultat korištenja ne cjelobrojnih rezultata MATLAB izračuna i cjelobrojnih vrijednosti FPGA izračuna.

![Graf a)](image-a.png)

![Graf b)](image-b.png)

![Graf c)](image-c.png)

**Sl. 5.11: Apsolutne vrijednosti grešaka implementiranog sustava.**

Izračun relativne pogreške sustava izveden je po izrazu danom u (5-1). MATLAB rezultati zaokruženi su na cjelobrojne vrijednosti. Grafovi pogrešaka za pojedine signale prikazani su slikom 5.12. Relativne pogreške rezultata implementiranog sustava manje su za signale s1 i s3 nego za signal s2. Iz slike 5.4 vidljivo je da signal s2 ima manje vrijednosti amplitude od signala s1 i s3 što nepovoljno utječe na točnost izračuna. Greške su izražene postotno.
5.3.2 Brzina obrade podataka

Mjerenje brzine obrade implementirano je brojanjem signala takta i mjerenjem vremena. Mjerenje vremena implementirano je u procesorskom sustavu koristeći gotove ugrađene funkcije. Mjeri se vrijeme koje je potrebno procesoru za izvršavanje upisa i ispisa podataka. Upis i ispis izvedeni su pomoću for petlji, u petljama se nalazi samo nužan kod za upis i ispis te se ne izvode ispisi u konzolu kako ne bi utjecali na rezultate mjerenja.

Mjerenja izvedena na implementiranom sustavu uspoređena su s vremenom koje je potrebno MATLAB programskom paketu za izvršavanje istih operacija. Mjerenje je izvedeno za jedan signal od 64 uzorka te je izvršeno u 100 000 iteracija kako bi se dobio statistički značajan podatak. Signal je definiran kao uint8 podatak kako bi ulazni podaci bili isti. Mjerenja u MATLAB-u izvedena su tic-toc metodom. Korištena MATLAB skripta prikazana je slikom 5.13. Dodatna mjerenja izvedena su samo za FFT izračun kao i za apsolutnu vrijednost i normiranje. Dodatna mjerenja napravljena su prepravljanjem postojeće skripte, odnosno ne računanjem jednog od izračuna kako bi se posebno izmjerilo vrijeme drugog.

Specifikacije računala korištenog za izvedbu MATLAB skripte dane su tablicom 5.1. Korištena je MATLAB 16.0a verzija.

**Tab. 5.1: Specifikacije računala korištenog za izvođenje MATLAB izračuna**

<table>
<thead>
<tr>
<th>Specifikacija</th>
<th>Vrijednost</th>
</tr>
</thead>
<tbody>
<tr>
<td>Procesor</td>
<td>Intel core i5 6402p, 2.8-3.4 GHz</td>
</tr>
<tr>
<td>Radna memorija</td>
<td>8 GB DDR4, 2144 MHz</td>
</tr>
<tr>
<td>Matična ploča</td>
<td>AsRock B150 HDI</td>
</tr>
<tr>
<td>Vanjska memorija</td>
<td>SSD AMD 120 GB</td>
</tr>
<tr>
<td>Operacijski sustav</td>
<td>Windows 10, 10.0.16299 education, x64</td>
</tr>
</tbody>
</table>

**Linija Kod**

```matlab
1   N = 100000;
2   data = uint8(rand(1,64)*255);
3   tic              %pocni mjerenje
4   for i=0:N
5       Fdata = fft(data);    %FFT izracun
6       spectar = abs(Fdata/64);  %ap. vr. i normiranje
7   end
8   time = toc            %zavrsi s mjerenjem
9   (time/N)*1000000
```

**Sl. 5.13: Mjerenje vremena MATLAB obrade.**

Nabrojani broj taktova u PL mjerenju potrebno je preračunati u vrijeme. Frekvencija takta implementiranog sustava je 45.45 MHz. Izraz za računanje vremena u ovisnosti o frekvenciji i stanju brojača dan je jednadžbom (5-2).

\[
t = \frac{1}{f^n_{brojač}}
\]  \hspace{1cm} (5-2)
Izračunana vremena obrade dana su tablicom 5.2. Implementirani sustav sporiji je od MATLAB obrade na računalu. Tablicom su dana i vremena upisa i ispisa podataka iz PL-a iako to ne utječe na vrijeme obrade te se u daljnjoj analizi zanemaruje.

**Tab. 5.2: Usporedba vremena obrade za FPGA i MATLAB.**

<table>
<thead>
<tr>
<th>Operacija</th>
<th>Broj taktova</th>
<th>FPGA (µs)</th>
<th>MATLAB (µs)</th>
<th>FPGA (µs) / MATLAB (µs)</th>
</tr>
</thead>
<tbody>
<tr>
<td>FFT</td>
<td>1542</td>
<td>33,92</td>
<td>4,45</td>
<td>7,6</td>
</tr>
<tr>
<td>Ap. vrijednost</td>
<td>2054</td>
<td>45,18</td>
<td>3,01</td>
<td>14,9</td>
</tr>
<tr>
<td>FFT+Ap. vrijednost</td>
<td>3596</td>
<td>79,1</td>
<td>7,47</td>
<td>10,5</td>
</tr>
<tr>
<td>Upis</td>
<td>–</td>
<td>110</td>
<td></td>
<td></td>
</tr>
<tr>
<td>Ispis</td>
<td>–</td>
<td>50</td>
<td></td>
<td></td>
</tr>
<tr>
<td>Ukupno</td>
<td>–</td>
<td>239</td>
<td></td>
<td></td>
</tr>
</tbody>
</table>

Iz podataka za vrijeme obrade u tablici 5.2 izračunano je koliko je implementirani sustav sporiji od MATLAB-a.

Temeljna frekvencija rada procesora korištenog u računalu je 2,8 GHz. Kada bi implementirani sustav radio na frekvenciji od 2,8 GHz, obrada bi podataka bez upisa i ispisa trajala 1,2843 µs. Na istoj frekvenciji rada implementirani sustav bio bi brži 5,8 puta od računalne MATLAB obrade. Detaljni pregled usporedbe rada na istoj teorijskoj frekvenciji dan je tablicom 5.3.

**Tab. 5.3: Teorijska usporedba brzine rada FPGA sustava i MATLAB-a na istoj radnoj frekvenciji.**

<table>
<thead>
<tr>
<th>Operacija</th>
<th>FPGA (µs)</th>
<th>MATLAB (µs)</th>
<th>MATLAB (µs) / FPGA (µs)</th>
</tr>
</thead>
<tbody>
<tr>
<td></td>
<td>45.45 MHz</td>
<td>2.8 GHz</td>
<td></td>
</tr>
<tr>
<td>FFT</td>
<td>33,92</td>
<td>0,55</td>
<td>4,45</td>
</tr>
<tr>
<td>Ap. vrijednost</td>
<td>45,18</td>
<td>0,73</td>
<td>3,01</td>
</tr>
<tr>
<td>Ukupno</td>
<td>79,1</td>
<td>1,2843</td>
<td>7,47</td>
</tr>
</tbody>
</table>

Operacije upisa i ispisa podataka zanemaruju se u promatranju brzine rada implementiranog sustava jer nisu dio obrade podataka. Resursi AXI sabirnice nisu u potpunosti iskorišteni jer se podaci šalju jedan po jedan i iskorištava se samo 8 od 32 bita širine AXI registara. Unos podataka dodatno je usporen validacijskim operacijama nakon svakog prijenosa. Validacijski signal nije potreban ako se iskoriste AXI signali za validaciju prijenosa. Upis podataka dvostruko je sporiji od ispisa zbog upotrebe validacijskog signala.
5.4. Zauzeće resursa

Zauzeće resursa bio je najbitniji faktor u razvoju sustava. Iskorištenost resursa prikazana je tablicom 5.4 i grafički slikom 5.14. Raspored zauzetosti resursa PL-a prikazan je slikom 5.15. Potrošnja energije pojedinih IC-ova, procesorskog sustava i korištenih signala prikazana je tablicom 5.5.

Tab. 5.4: Iskorištenost resursa ZYNQ SoC-a.

<table>
<thead>
<tr>
<th>Resurs</th>
<th>Iskorišteno</th>
<th>Dostupno</th>
<th>Iskorišteno %</th>
</tr>
</thead>
<tbody>
<tr>
<td>LUT</td>
<td>3354</td>
<td>17600</td>
<td>19,06</td>
</tr>
<tr>
<td>LUTRAM</td>
<td>87</td>
<td>6000</td>
<td>1,45</td>
</tr>
<tr>
<td>BISTABILI (FF)</td>
<td>3278</td>
<td>35200</td>
<td>9,31</td>
</tr>
<tr>
<td>BRAM</td>
<td>3</td>
<td>60</td>
<td>5,0</td>
</tr>
<tr>
<td>DSP</td>
<td>7</td>
<td>80</td>
<td>8,75</td>
</tr>
<tr>
<td>BUFG</td>
<td>1</td>
<td>32</td>
<td>3,13</td>
</tr>
</tbody>
</table>

![Grafički prikaz iskorištenosti resursa sustava.](image)

Sl. 5.14: Grafički prikaz iskorištenosti resursa sustava.

Tab. 5.5: Potrošnja energije u sustavu.

<table>
<thead>
<tr>
<th></th>
<th>Potrošnja energije (W)</th>
</tr>
</thead>
<tbody>
<tr>
<td>Procesorski sustav</td>
<td>1,555</td>
</tr>
<tr>
<td>Signali takta</td>
<td>0,006</td>
</tr>
<tr>
<td>Signali</td>
<td>0,004</td>
</tr>
<tr>
<td>Programabilna logika</td>
<td>0,003</td>
</tr>
<tr>
<td>BRAM</td>
<td>&lt;0,0001</td>
</tr>
<tr>
<td>DSP</td>
<td>&lt;0,0001</td>
</tr>
<tr>
<td>Statična potrošnja</td>
<td>0,127</td>
</tr>
<tr>
<td>Ukupno</td>
<td>1,695</td>
</tr>
</tbody>
</table>
Sl. 5.15: Raspored zauzetosti programabilne logike.
6. ZAKLJUČAK

Radom je demonstrirana implementacija FFT algoritma u FPGA. Algoritam zahtijeva brojne kalkulacije pa se obrada morala raditi serijski kako bi implementirani sustav imao dovoljno resursa za rad. Pokušaji dodatne paralelizacije dizajna nisu uspjeli zbog prevelikih resursnih zahtjeva.

Operacija izračuna kompleksnih koeficijenata brža je od operacije izračuna korijena jer je više vremena utrošeno na optimizaciju tog dijela dizajna.

U radu se korištenje DSP ćelija pokazalo kao ključni faktor pri ubrzavanju rada sustava. Implementirani sustav izvršava svoju zadaću, ali su moguća brojna poboljšanja. Da bi se dizajn mogao koristiti za detekciju većih frekvencija potrebna je dodatna optimizacija samog izračuna, kako bi se mogao proširiti za upotrebu s više uzoraka. Najveća poboljšanja moguća su pri upisu i ispisu podataka koji zajedno traju više nego cijela obrada podataka. Operacije upisa i ispisa podataka izvršavaju se putem AXI4 sabirnice koju je potrebno bolje iskoristiti.

Točnost i brzina rada implementiranog sustava uspoređeni su s rezultatima programskog paketa MATLAB. Točnost je sustava zadovoljavajuća i greške ne prelaze vrijednost od 5% za ulazne vrijednosti signala s istosmjernom komponentom većom od 100. Za ulazne signale s manjom vrijednošću amplituda pojavljuju se značajnije greške u izračunu amplitude pojedinih frekvencija. Implementiranim sustavu potrebno je više vremena za izračun nego MATLAB programskom paketu. Ako bi oba sustava radila na istoj frekvenciji implementirani sustav bio bi 5.8 puta brži od MATLAB programskog paketa.
LITERATURA


SAŽETAK

Naslov: VHDL implementacija FFT-a za obradu audio signala.

U radu je opisana implementacija FFT algoritma u FPGA tehnologiji. Opisana je primijenjena tehnologija i svi korišteni alati u razvoju. Demonstrirano je na koji se način izvršava FFT algoritam, matematička podloga rješenja i optimizacija algoritma za rad na sklopovlju. Opisane su sve korištene komponente i protokoli. Detaljno je opisan način rada svake konstruirane komponente. Dizajn sustava izведен je u Vivado razvojnog okruženju, a implementiran u ZYNQ 7000 SoC-u. Brzina i točnost sustava uspoređeni su s brzinom rada i točnošću MATLAB programskog paketa.

Ključne riječi: Fourier, FFT, Radix-2, FPGA, VHDL, Vivado, Zybo, ZYNQ.
ABSTRACT

Title: VHDL implementation of FFT algorithm for audio signal processing.

This Paper describes the implementation of FFT algorithm in FPGA technology. Paper gives a description of all technology and development tools used for development and implementation of design. Implementation and running of FFT algorithm are demonstrated as well as mathematical description of algorithm. All of created components are described in detail. Design of the implemented system has been made in VIVADO design suite and is implemented in ZYNQ 7000 SoC. Performance of the system is compared to that of a MATLAB.

Keywords: Fourier, FFT, Radix-2, FPGA, VHDL, Vivado, Zybo, ZYNQ.
ŽIVOTOPIS


Potpis

________________________________________
PRILOG

Na CD-u priloženi su:

1. cjelokupni projekt izrađen u Vivado Design Suit-u
2. kreirani IP-ovi
3. kreirane VHDL datoteke
4. C programski kod
5. korištene MATLAB datoteke
6. korištene Python skripte
7. sadržaj priloga.