Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V

Milković, Tomislav

prikaz prve stranice dokumenta Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V

Rad nije dostupan

diplomski rad

Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V

Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. urn:nbn:hr:168:387407

Milković, Tomislav

Sveučilište u Zagrebu
Fakultet elektrotehnike i računarstva

Citirajte ovaj rad

APA 6th Edition

Milković, T. (2019). Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V (Diplomski rad). Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva. Preuzeto s https://urn.nsk.hr/urn:nbn:hr:168:387407

MLA 8th Edition

Milković, Tomislav. "Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V." Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, 2019. https://urn.nsk.hr/urn:nbn:hr:168:387407

Chicago 17th Edition

Harvard

Milković, T. (2019). 'Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V', Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, citirano: 29.12.2024., https://urn.nsk.hr/urn:nbn:hr:168:387407

Vancouver

Milković T. Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V [Diplomski rad]. Zagreb: Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva; 2019 [pristupljeno 29.12.2024.] Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:387407

IEEE

T. Milković, "Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V", Diplomski rad, Sveučilište u Zagrebu, Fakultet elektrotehnike i računarstva, Zagreb, 2019. Dostupno na: https://urn.nsk.hr/urn:nbn:hr:168:387407

Za citiranje koristite ovu mrežnu adresu: https://urn.nsk.hr/urn:nbn:hr:168:387407

Prijavite se u repozitorij kako biste mogli spremiti objekt u svoju listu.

Podaci o radu

Naslov	Izvedba sklopovskog vektorskog akceleratora za brojeve s pomičnim zarezom za procesor RISC-V
Naslov (engleski)	Implementation of hardware vector floating point accelerator for RISC-V processor
Autor	Tomislav Milković
Mentor	Mario Kovač (mentor)
Član povjerenstva	Mario Kovač (predsjednik povjerenstva)
Član povjerenstva	Josip Knezović (član povjerenstva)
Član povjerenstva	Daniel Hofman (član povjerenstva)
Ustanova koja je dodijelila akademski / stručni stupanj	Sveučilište u Zagrebu Fakultet elektrotehnike i računarstva Zagreb
Datum i država obrane	2019-07-04, Hrvatska
Znanstveno / umjetničko područje, polje i grana	TEHNIČKE ZNANOSTI Računarstvo
Sažetak	Tema ovog diplomskog rada je izrada sklopovskog vektorskog akceleratora za obradu brojeva s pomičnim zarezom prema IEEE-754 standardu te njegova primjena u sustavu s RISC-V procesorom. Za sustav u koji će akcelerator biti integriran odabrana je HERO heterogena razvojna platforma zbog svoje prilagodljivosti i otvorenosti. U radu su istražena i opisana sučelja sklopovskih obradbenih jedinica (HWPE) za HERO platformu te sklopovlje i programska podrška HERO platforme. Opisana je sklopovska arhitektura i programski model akceleratora te je provedena usporedba ubrzanja u odnosu na obradu brojeva s pomičnim zarezom na RISC-V jezgrama prisutnim na HERO platformi.
Sažetak (engleski)	The topic of this thesis is implementation of hardware vector floating point accelerator according to IEEE-754 standard and its usage in a system with RISC-V processor. HERO - a heterogeneous research platform was chosen as the system in which the accelerator will be integrated because of its flexibility and openness. Hardware processing engine (HWPE) interfaces are researched and described in this thesis, as well as HERO platform hardware and software stack. The hardware architecture and programming model of the accelerator is described and a speedup comparison is made between executing the floating point operations on the accelerator as opposed to executing them on the RISC-V cores present in the HERO platform.
Ključne riječi
Ključne riječi (engleski)
Jezik	hrvatski
URN:NBN	urn:nbn:hr:168:387407
Studijski program	Naziv: Računarstvo Vrsta studija: sveučilišni Stupanj studija: diplomski Akademski / stručni naziv: magistar/magistra inženjer/inženjerka računarstva (mag.ing.comp.)
Vrsta resursa	Tekst
Način izrade datoteke	Izvorno digitalna
Prava pristupa	Zatvoreni pristup
Uvjeti korištenja
Javna napomena
Repozitorij	Repozitorij FER-a
Datum i vrijeme pohrane	2020-01-07 20:31:14